Der Performance-Experte Travis Downs zeigt die Bremswirkung von Microcode-Updates und hinterfragt, ob jeder Patch nötig ist.
c’t Magazin Von
- Christof Windeck
Das Microcode-Update zum Intel „Security Advisory“ Intel-SA-00464 (CVE-2020-24512) vom 8. Juni 2021 wird mittlerweile etwa von Ubuntu 20.04 maschinell eingespielt. Der Software-Performance-Experte Travis Downs stellt eine deutliche Bremswirkung des Microcode-Update hinauf bestimmte Speicherzugriffe verkrampft. Das hat er mit Intel-Prozessoren dieser Generationen Skylake (Core i-6000 von 2015) und Ice Lake (Core i-10000 von 2020) ausgemessen.
Lesen Sie gleichfalls
Da es dessen ungeachtet nur um eine sehr spezielle Funktion geht, schätzt Downs die Minderung dieser Systemleistung denn „im Durchschnitt winzig“ ein. Zudem sind wohl nur die genannten Prozessorbaureihen betroffen.
Sicherheits-Patches hinterfragt
Interessant ist in diesem Zusammenhang, dass Travis Downs bezweifelt, dass dasjenige Abdichten sämtlicher potenzieller Schwachstellen moderner Prozessoren sinnvoll ist. Im konkreten Fall des Intel SA-00464 geht es um kombinieren „Timing Side Channel“, demnach kombinieren Seitenkanalangriff, dieser aus typischen Veränderungen dieser Verarbeitungsgeschwindigkeit des Prozessors Rückschlüsse hinauf die verarbeiteten Daten zieht.
Laut Downs schaltet dasjenige Microcode-Update die Funktion „Hardware Zero Store“ ab, die Speicherbereiche sehr schnell mit Nullen überschreibt. Downs selbst hatte jedoch festgestellt, dass sie Beschleunigungsfunktion erstens nur im Zusammenhang Skylake- und Ice-Lake-Prozessoren vorhanden ist und zweitens (logischerweise) zu unterschiedlichen Ausführungsgeschwindigkeiten führt, je nachdem ob Nullen geschrieben werden sollen oder nicht.
Das wiederum lässt jedoch grobe Rückschlüsse hinauf die Daten zu, die dieser Prozessor ohne Rest durch zwei teilbar verarbeitet. Intel stufte dasjenige Verhalten denn potenziellen „Timing“-Seitenkanal ein, dieser sich pro Angriffe nutzen lassen könnte, wenn gleichfalls mit „niedrigem“ Risiko.
Nicht jeder Seitenkanal abdichtbar
Hier hakt Downs ein: „Praktisch jede Funktion eines modernen Prozessors kann abhängig von dessen internem (Betriebs-)Zustand Latenz- und Leistungschwankungen zeigen. […] Ich bin nicht überzeugt, dass es sinnvoll ist, sämtliche Optimierungen zu entfernen, die sich für Timing-Seitenkanäle missbrauchen lassen“.
Travis Downs war im Mai 2020 hinauf die Funktion Hardware Zero Store gestoßen, denn er mit Mikro-Benchmarks experimentierte, um die Beschleunigungswirkung bestimmter Code-Optimierungen zu untersuchen.
(ciw)
Quelle: www.heise.de